![]() |
|
сделать стартовой | добавить в избранное |
![]() |
Устройство преобразования цифровой информации с ее шифрованием |
Аннотация В рамках предложенной расчетно-графической работы необходимо создать аппаратный узел, выполняющий задачу преобразования цифровой информации с ее шифрованием по определенному алгоритму. Устройство необходимо спроектировать с использованием языка высокоуровневого описания аппаратуры VHDL. Задание на разработку В системе имеется два устройства: источник (И) и приемник (П) информации. Необходимо описать устройство являющееся посредником между устройствами И и П (рис. 1). Устройство И имеет две выходные однонаправленные шины данных: 32-х разрядную X и 4-х разрядную , 8-и разрядную шину адреса Address, два выходных сигнала Wri e и Read и входной сигнал Ready. Устройство посредник вычисляет функцию Y (0 : 31) = f (X (0 : 32)) и по сигналу Wri e записывает вычисленные данные в ОЗУ по адресу, выставленному на шину адреса источника. По сигналу Read устройство посредник считывает байт по адресу, выставленному на шину адреса, и выдает его в последовательном коде приемнику предварительно пропустив через блок шифрования БШ. Выдача последовательного кода осуществляется, когда на сигнал готовности посредника к передаче Ready, приемник отвечает сигналом готовности приема Ask. Блок шифрования r1 = 6 r2 = 0 Функции B cos x где &i fi ;1 Bk = ∑ π 2k &mi us; 1 p =1 p 2k (2k ) Блок вычисления функции Блок имеет две входные шины: 32-х разрядную X и 4-х разрядную и выходную 32- х разрядную шину Y. Считать, что по шине X передается число с плавающей точкой в формате (рис. 3). В блоке все операции производятся над вещественными типами данных. Для получения вещественных данных организовать функцию, осуществляющую перевод из типа S D LOGIC VEC OR в тип REAL, для получения двоичных данных из Аналогично организовать (или воспользоватьсяготовой, например, из пакета exemplar) функцию для перевода данных 4-х разрядной шины в целый тип. Устройство, вычисляет функцию Y = f ( X ) , посредством разложения в ряд с точностьюопределяемой количеством слагаемых равнымзначению . При реализации описания использовать только стандартные арифметические операции &quo ; &quo ;, &quo ;-&quo ;, &quo ;/&quo ; и собственную функцию возвращающую квадрат аргумента rr :=b -1; resul :=mu (a,pwr(a,rr)); e d if; re ur resul ; ъ e d pwr; fu c io oreal(X :S D LOGIC VEC OR(31dow o0)) re ur real is variable resul ,res1, 3, 2,my : real; variable res2, 1: i eger; begi fu c io oreal(X :S D LOGIC VEC OR(31dow o0)) re ur real is variable resul ,res1,my : real; variable res2: i eger; begi res1:=real(CO V I EGER(X(20 dow o 1))); M1: while res1 &g ;=1.0 loop res1:= res1/10.0; e d loop M1; if X(0)= '1' he res1:=-res1; e d if; res2:=CO V I EGER(X(31 dow o 22)); if X(20)= '1' he res2:=-res2; e d if; my := 2.0 res2; resul := mu (res1,my ) ; re ur resul ; e d oreal; fu c io fak ( :real) re ur real is variable rr : real; variable resul : real; begi if =1.0 he resul := ; elsif = 0.0 he resul :=0.0; elsif &l ; 0.0 he resul := 0.0; else rr := -1.0; resul :=mu ( ,fak (rr)); e d if; re ur resul ; e d fak ; res1:=0.0; e1: for i i 20 dow o 1 loop 1 := i; 2 := 1.0/(pwr(2.0, 1)); 3:= mu (real(CO V I EGER(X(i))),real( 2) ); res1:= res1 real( 3); e d loop e1; if X(0)= '1' he res1:=-res1; e d if; res2:= CO V I EGER(X(31 dow o 22)); my := pwr(2.0
,res2); if X(21)= '1' he my :=1.0/my ; e d if; resul := mu (res1,my ) ; re ur resul ; e d oreal; fu c io BK (X : real ; : i eger ) re ur real is variable resul , pi: real; variable k1,k2,k3,k4: real; begi pi:= 3.14; for i i 1 o loop k1 := mu (2.0,x); k2:=pwr(REAL(i),I EGER(k1)); k3:=1.0/k2; k4:=(pwr(pi,I EGER(k1))- 1.0)/fak (k1); resul :=k4; e d loop; re ur resul ; e d BK; fu c io MYFU (X : real ; : i eger ) re ur real is variable resul , pi: real; variable k2, k1:i eger; variable RR, l1,l2,l3,g1,g2,g3: real; begi pi:= 3.14; resul := 0.0; if abs(x) &g ; (3.14/2) he re ur resul ; e d if; for i i 1 o loop K1 := i eger(pwr(2.0,i)); K2:= k1 - 1; L1 := pwr(2.0,k2); L2 := pwr(2.0,k1); L3 := pwr(x,k1); G1 := fak (real(k1)); G2 := mu (REAL( ),g1); Rr := mu (l1,(l2-1.0)); G3 := BK(x,i); Rr := mu (rr,G3); Rr := mu (rr,l3); resul :=rr/g2; e d loop; re ur resul ; e d MYFU ; fu c io os d (X1 : real ) re ur S D LOGIC VEC OR is variable resul :S D LOGIC VEC OR ( 31 dow o 0) :=&quo ;00000000000000000000000000000000&quo ; ; variable X,my ,a,b,c: real; variable pr,w: i eger; begi X :=X1; pr:=0; M2: while abs(X) &g ;= 1.0 loop X := X /2.0 ; pr:=pr 1; e d loop M2; resul (31dow o22):= CO V S D LOGIC VEC OR(pr,10); resul (21) := '0'; if X &l ; 0.0 he resul (0) := '1'; e d if; X := abs(X); a:= real(i eger(X)); b:= real(X); c:=b-a; w:=1; M3: while c/=0.0 loop X := X 10.0 ; a:= real(i eger(X)); b:= real(X); c:=b-a; w:=w 1; exi M3 whe w &g ; 6; e d loop M3; resul (20dow o1):= CO V S D LOGIC VEC OR(i eger(X ),20); re ur resul ; e d os d; begi process ( X, ) variable my um,res : real; variable cou : i eger; begi my um := oreal(X); cou := CO V I EGER( ); res := MYFU (my um,cou ); Y&l ;= os d (res); e d process; e d F; Блок шифрования Блок шифрования организован в виде сдвигового регистра с обратными связями, в которые включены элементы суммирования по модулю два, генерирующего поток ключей Результат генерации суммируется по модуля два с последовательным кодом, полученным с выхода блока преобразования параллельного кода в последовательный и выдается приемнику. Блок шифрования однократно при начале работы устройства загружается начальным значением Key по сигналу Load. Блок шифрования реализовать на основе 30-и битового сдвигового регистра с обратными связями. VHDL КОД: library IEEE; use IEEE.s d logic 1164.all; e i y BCODE is por ( CLK : i s d logic; LOAD : i s d logic; DI : i s d logic; DA A : i s d logic vec or(29 dow o 0); SO : ou s d logic ); e d e i y; archi ec ure BCODE of BCODE is sig al EMP SO : s d logic vec or(29 dow o 0); begi process(CLK,LOAD) begi if LOAD = '1' he EMP SO &l ;= DA A; ELSif risi g edge(CLK) he EMP SO&l ;=(( EMP SO(0)XOR EMP SO(18))XOR EMP SO(19))& EMP SO(29 dow o 1); e d if; e d process; SO &l ;= EMP SO(0)XOR DI ; e d archi ec ure; Блок ОЗУ ОЗУ с раздельными шинами чтения и записи данных we da a addr Q 1 da a &l ;=addr Da a 0 X &l ;=addr da aaddr VHDL КОД library IEEE; use IEEE.s d logic 1164.all; use IEEE.s d logic u sig ed.all; e i y ram is por ( WE : i S D LOGIC; ADDR : i S D LOGIC VEC OR(7 dow o 0); DA A : i S D LOGIC VEC OR (31 dow o 0); Лист Q : ou S D LOGIC VEC OR (31 dow o 0) ); e d e i y; archi ec ure ram arch of ram is Блок ОЗУ ype ram mem ype is array (254 dow o 0) of S D LOGIC VEC OR (31 dow o 0); sig al ram mem : ram mem ype; begi process (WE, ADDR, DA A) variable ADDR EMP: i eger ra ge 254 dow o 0; begi if (WE = '1') he ADDR EMP := CO V I EGER(ADDR); ram mem(ADDR EMP) &l ;= DA A; e d if; e d process; Q &l ;= ram mem(CO V I EGER(ADDR)); e d archi ec ure; Блок-преобразователь параллельного кода в последовательный clk load da a reg so 0 0 X da a da a(0) 1 1 da a da a da a(0) 1 0 X 0.d
a a da a(1) VHDL КОД library IEEE; use IEEE.s d logic 1164.all; e i y regpiso is por ( ); e d e i y; CLK : i s d logic; LOAD : i s d logic; DA A : i s d logic vec or(31 dow o 0); SO : ou s d logic archi ec ure regpiso of regpiso is sig al EMP SO : s d logic vec or(31 dow o 0); begi process(CLK) begi if risi g edge(CLK) he if LOAD = '1' he EMP SO &l ;= DA A; e d if; e d process; else e d if; EMP SO &l ;= '0' & EMP SO(31 dow o 1); SO &l ;= EMP SO(0); e d archi ec ure; Блок устройства управления Устройство управление реализовать управляющима автоматом граф переходов, которого описать в редакторе FSM read ask c um load clk1 clk2 s b ready 0 X X 0 0 0 0 0 1 X 0 x 0 0 0 0 0 1 1 1 1 0 1 1 0 0 0 X X 1 1 0 0 1 1 0 x x 1 2 0 1 0 0 0 . . . . x x 1 32 0 0 1 1 0 X X 1 0 0 1 0 0 1 VHDL Код library IEEE; use IEEE.s d logic 1164.all; e i y FU C is por ( ASK : i S D LOGIC; LOAD : i S D LOGIC; READ : i S D LOGIC; WR : i S D LOGIC; ADDR : i S D LOGIC VEC OR(7 dow o 0); KEY : i S D LOGIC VEC OR(29 dow o 0); : i S D LOGIC VEC OR(3 dow o 0); X : i S D LOGIC VEC OR(31 dow o 0); READY : ou S D LOGIC; READYO : ou S D LOGIC; RESUL : ou S D LOGIC; S B : ou S D LOGIC ); e d FU C; archi ec ure FU C of FU C is ---- Compo e declara io s ----- compo e bcode por ( CLK : i S D LOGIC; DA A : i S D LOGIC VEC OR(29 dow o 0); DI : i S D LOGIC; LOAD : i S D LOGIC; SO : ou S D LOGIC ); e d compo e ; compo e f por ( : i S D LOGIC VEC OR(3 dow o 0); X : i S D LOGIC VEC OR(31 dow o 0); Y : ou S D LOGIC VEC OR(31 dow o 0) ); e d compo e ; compo e ko roler por ( ASK : i S D LOGIC; C : i S D LOGIC; READ : i S D LOGIC; CLK1 : ou S D LOGIC; CLK2 : ou S D LOGIC; LOAD : ou S D LOGIC; READY : ou S D LOGIC; S B : ou S D LOGIC ); e d compo e ; compo e oscill por ( CLOCK : ou S D LOGIC ); e d compo e ; compo e ram por ( ADDR : i S D LOGIC VEC OR(7 dow o 0); DA A : i S D LOGIC VEC OR(31 dow o 0); WE : i S D LOGIC; Q : ou S D LOGIC VEC OR(31 dow o 0) ); e d compo e ; compo e regpiso por ( CLK : i S D LOGIC; DA A : i S D LOGIC VEC OR(31 dow o 0); LOAD : i S D LOGIC; SO : ou S D LOGIC ); e d compo e ; ---- Sig al declara io s used o he diagram ---- sig al CLK1 : S D LOGIC; sig al CLK2 : S D LOGIC; sig al LO1 : S D LOGIC; sig al E 578 : S D LOGIC; sig al E 908 : S D LOGIC; sig al RED : S D LOGIC; sig al REDY : S D LOGIC;11 sig al BUS127 : S D LOGIC VEC OR (31 dow o 0); sig al BUS534 : S D LOGIC VEC OR (31 dow o 0); begi U1 : f por map( =&g ; , X =&g ; X, Y =&g ; BUS127 ); U2 : ram por map( ADDR =&g ; ADDR, DA A =&g ; BUS127, Q =&g ; BUS534, WE =&g ; WR ); U3 : regpiso por map( CLK =&g ; CLK1, DA A =&g ; BUS534, LOAD =&g ; LO1, SO =&g ; E 578 ); U4 : bcode por map( CLK =&g ; CLK2, DA A =&g ; KEY, DI =&g ; E 578, LOAD =&g ; LOAD, SO =&g ; RESUL ); U5 : ko roler por map( ASK =&g ; ASK, C =&g ; E 908, CLK1 =&g ; CLK1, CLK2 =&g ; CLK2, LOAD =&g ; LO1, READ =&g ; RED, READY =&g ; REDY, S B =&g ; S B ); U6 : oscill por map( CLOCK =&g ; E 908 ); RED &l ;= READ; -- Ou pu buffer ermi als READY &l ;= REDY; READYO &l ;= REDY; e d FU C; Временная диаграмма Диаграмма потока данных: KEY LOA Лист (3: X(31 fu c f mu pwr mu pwr ADR(7 WR READ READ a ore l a a my a^ my a a MYF U re re a a os d BK MYF RESU S READ AS X(31 X(31 PROCESS my um,res : real cou : i eger; Y(31:0 (3: U fak ram Y(31 regpiso Y(31Y(0) mu BCODE resul adr(7: process (WE, ADDR, DA A) ram mem process(CLK) EMP SO process(CLK, LOAD) EMP SO CLKCLK KO ROLER process (C) UM Заключение Структура шифрующе-вычисляющего устройства была описана на языке VHDL и отлажена с использованием пакета Aldec Ac ive-HDL.
Каждый из этих гармонических сигналов представляет собой правильную синусоиду и поэтому может быть описан числовыми параметрами или закодирован. Звуковые сигналы образуют непрерывный спектр, т. е. являются аналоговыми, поэтому их разложение в гармонические ряды и представление в виде дискретных цифровых сигналов выполняется с помощью специальных устройств – аналого-цифровых преобразователей (АЦП). Обратное преобразование, которое необходимо для воспроизведения звука, закодированного числовым кодом, производится с помощью цифроаналоговых преобразователей (ЦАП). Из-за таких преобразований звуковых сигналов возникают потери информации, которые связаны с методом кодирования, поэтому качество звукозаписи с помощью метода FM обычно получается недостаточно удовлетворительным и соответствует качеству звучания простейших электромузыкальных инструментов с окраской, характерной для электронной музыки. При этом данный метод обеспечивает вполне компактный код, поэтому он широко использовался в те годы, когда ресурсы средств вычислительной техники были явно недостаточны
1. Форма государства (форма правления, форма государственного устройства, политический режим)
2. Проектирование устройства, выполняющего заданные функции преобразования цифровой информации
3. Защита информации: цифровая подпись
4. "Цифровые фотоаппараты, как средство съема визуально - оптической информации"
5. Радиолиния передачи цифровой командной информации с наземного пункта управления на борт ИСЗ
9. Внешние устройства ПК. Функциональные возможности. Основные характеристики. Обмен информацией
10. Информация, информатика, базы данных. Периферийные устройства
12. Разработка фотоприемного устройства волоконно-оптической системы передачи информации (ВОСПИ)
13. Цифровые устройства и микропроцессоры
14. Устройство цифровой записи речи (цифровой диктофон)
15. Кодирующее устройство для ввода информации с клавиатуры
16. Проектирование Цифрового устройства
18. Разработка фотоприемного устройства волоконно-оптической системы передачи информации (ВОСПИ)
19. Устройства цифровой индикации
21. Устройства записи информации
25. Аналого-цифровое и цифро-аналоговое преобразование сигналов
26. Проектирование цифровых устройств в САПР ISE
27. Устройства ввода информации
28. Устройства вывода информации
29. Устройство хранения информации
30. Анализ современных цифровых радиоприемных устройств
31. Аналого-цифровое преобразование с промежуточным буфером при высокой скорости поступления данных
35. Устройство сбора информации
37. Правовое регулирование электронной цифровой подписи в России
41. Информация как предмет защиты
42. Защита информации в Интернет
44. Цифровые вычислительные машины
45. Защита информации в компьютерных системах
48. Защита информации в системах дистанционного обучения с монопольным доступом
49. Защита информации в глобальной сети
50. Создание автоматизированной системы обработки экономической информации
51. Организация автоматизированной обработки информации в коммерческих сетях
52. Передача информации из компьютерного рентгеновского томографа TOMOSCAN SR7000
53. Перспективы цифрового видео
57. Защита информации от несанкционированного доступа методом криптопреобразования /ГОСТ/
58. Автоматизированная обработка информации (Шпаргалка)
59. Цифровая обработка графики
62. Комментарий к Федеральному закону "Об информации, информатизации и защите информации"
63. Информация и личная безопасность
66. Обработка табличной информации с помощью сводных таблиц средствами MicroSoft Excel
67. Процессоры обработки текстовой информации
68. Технология обработки графической информации в базовом курсе информатики
69. Информационный процесс. Обработка информации
73. Системы цифрового видеонаблюдения при организации охранных структур на особо охраняемых объектах
74. Преступления в сфере компьютерной информации
75. Журнал «Школьная библиотека» как источник информации о научно – познавательной книге
76. Цифровые технологии и политика
77. Информация по электрическим кабелям
78. Цифровые машины фирмы Indigo NV
79. Синхронная цифровая иерархия
80. Спутниковые мультисервисные системы и цифровые РРЛ
81. Невербальные каналы передачи информации (Невербальні канали передачі інформації)
82. Коммутатор цифровых каналов системы передачи
83. Синтез цифрового конечного автомата Мили
85. Приборы выдачи измерительной информации
89. Усиление входного аналогового сигнала до заданного уровня и преобразовывание его в цифровой
90. Спутниковые мультисервисные системы и цифровые РРЛ
91. Защита салона автомобиля от съема информации
92. Старая пластинка: Что такое цифровой звук и реставрация звука с помощью цифровой обработки
94. Система защиты ценной информации и конфиденциальных документов
95. Эффективность средств массовой информации и аудитория
96. Информация и общество. Проблема информатизации общества
97. Энтропия. Теория информации
99. Отражение в бухгалтерском учете и отчетности информации по прекращаемой деятельности